- He Tingbo, Leiter der Halbleitersparte der Huawei Technologies Co., Ltd., äußerte sich auf der IEEE International Circuits and Systems Conference 2026 in Shanghai und plant, bis 2031 High-End-Chips mit einer Transistordichte, die einem 1,4-Nanometer-Prozess entspricht, durch das neue Tao-Gesetz und die Logik-Faltungstechnologie zu produzieren.
- Dieser neue Technologiepfad versucht, die traditionelle geometrische Verkleinerung durch zeitliche Verkleinerung zu ersetzen, um die traditionellen wirtschaftlichen und physikalischen Grenzen der fortschrittlichen Prozessverkleinerung ohne ASMLs extrem ultraviolette Lithografiegeräte zu durchbrechen.
- Der globale Chipmarkt reagiert empfindlich auf diese Nachricht, und die Marktteilnehmer beobachten genau, ob der derzeitige technologische Vorsprung von TSMC von etwa fünf Jahren durch den Aufstieg nicht-traditioneller Prozesspfade marginal eingeengt wird.
Reaktionen des Marktes in Echtzeit und technologische Pfade
Nach der Veröffentlichung dieser Erklärung kam es zu marginalen Schwankungen in den Bewertungen der US-amerikanischen und asiatisch-pazifischen Halbleitersektoren. Da Huawei ankündigte, dass es im Herbst 2026 in den neuen Kirin-Smartphone-Chips erstmals erfolgreich die Logik-Faltungstechnologie implementieren wird, wodurch das ursprüngliche Ein-Schicht-Design auf zwei Schichten erweitert wird und die Transistordichte sowie andere Indikatoren verbessert werden, führte dies zu einer Neubewertung der langfristigen Sicherheit der traditionellen Halbleiterlieferkette. Sollte der von Huawei vorgeschlagene zeitliche Verkleinerungspfad unter den physischen Einschränkungen ohne die fortschrittlichsten EUV-Geräte von ASML in der Massenproduktion kommerziell validiert werden, bedeutet dies, dass die Wettbewerber im Markt für fortschrittliche Prozesse nicht mehr ausschließlich von bestimmten Ländern und bestimmten Geräteherstellern abhängig sind. Die langfristigen Investitionspläne der Wafer-Fertigungsbranche und der Halbleiterausrüstungshersteller könnten unter Anpassungsdruck geraten.
Kapitalausgaben und Durchbruch bei Prozessengpässen
Laut dem von Huawei offengelegten Technologie-Roadmap erreicht die von ihnen entwickelte Logik-Faltungstechnologie und das Tao-Gesetz durch systematische Komprimierung der Signalübertragungsverzögerung eine Überschreitung der Transistordichte. Sollte die Ausbeute dieses Prozesses in den nächsten fünf Jahren den kommerziellen Wendepunkt erreichen, könnte dies bedeuten, dass sich der Aufholzyklus der chinesischen Halbleiterindustrie bei fortschrittlichen Prozessen verkürzt. Wenn die geometrischen Verkleinerungskosten von Moores Gesetz vor dem 1,4-Nanometer-Knoten vollständig verschwinden, wird TSMCs Plan, 2028 mit der Massenproduktion von 1,4-Nanometer-Chips zu beginnen, einer asymmetrischen Herausforderung gegenüberstehen. Marktteilnehmer beginnen, die globale Angebotsprämie für High-End-AI-Chips neu zu bewerten, insbesondere um die Lücke auf dem chinesischen Markt nach den Beschränkungen von Nvidia zu füllen.
Marginale Veränderungen im Prozess der Lokalisierung der Lieferkette
Aus hochfrequenten Daten und der Entwicklung der Politik geht hervor, dass Huawei in den letzten sechs Jahren auf der Grundlage dieses Gesetzes insgesamt 381 Chips entworfen und in Serie produziert hat. Dies zeigt, dass ihre lokalen Alternativen im Bereich der Smartphones und der künstlichen Intelligenz von einem punktuellen Durchbruch zu einer systematischen Entwicklung geworden sind. Aufgrund der langfristigen Exportbeschränkungen mehrerer Länder wird die finanzielle Unterstützung und die Beschaffungsvorliebe Pekings für die Halbleiterautonomie auf hohem Niveau bleiben. Sollte es SMIC und anderen Fertigungspartnern in den nächsten Jahren gelingen, die Produktionslinienoptimierung mit dieser Architektur abzuschließen, wird die marginale Umsatzstruktur des globalen Halbleiterausrüstungssektors einer Vermögensumstrukturierung unterzogen, und die Preisgestaltungsmacht der traditionellen Wafer-Fertigungsriesen könnte allmählich unter Druck geraten.
