- He Tingbo, jefe de la unidad de semiconductores de Huawei Technologies Co., Ltd., declaró en la Conferencia Internacional de Circuitos y Sistemas IEEE 2026 en Shanghái que planean producir chips de alta gama con una densidad de transistores equivalente a un proceso de 1.4 nanómetros antes de 2031, utilizando la nueva Ley de Tao y la tecnología de plegado lógico.
- Esta nueva ruta tecnológica intenta sustituir la miniaturización geométrica tradicional por la miniaturización temporal, rompiendo así los límites económicos y físicos tradicionales de la miniaturización de procesos avanzados sin el equipo de litografía ultravioleta extrema de ASML.
- El mercado global de chips reaccionó con sensibilidad a esta noticia, y los fondos del mercado están observando de cerca si la ventaja tecnológica actual de aproximadamente 5 años de TSMC se verá marginalmente reducida por el surgimiento de rutas de procesos no tradicionales.
Reacción del mercado en tiempo real y ruta tecnológica
Tras el anuncio, las valoraciones de las acciones de semiconductores en los mercados de EE. UU. y Asia-Pacífico experimentaron fluctuaciones marginales. Huawei anunció que implementará con éxito la tecnología de plegado lógico por primera vez en el chip de su nuevo teléfono Kirin, que se lanzará en otoño de 2026, expandiendo el diseño de una sola capa a dos capas, lo que mejora la densidad de transistores y otros indicadores. Esto ha llevado al mercado a reevaluar la certeza a largo plazo de la cadena de suministro de semiconductores tradicional. Si la ruta de miniaturización temporal propuesta por Huawei puede ser validada comercialmente en producción masiva, significaría que los competidores en el mercado de procesos avanzados ya no estarían limitados únicamente por ciertos países y fabricantes de equipos específicos. Los planes de gasto de capital a largo plazo de las empresas de fundición de obleas y fabricantes de equipos de semiconductores podrían enfrentar presión de corrección.
Gasto de capital y superación de cuellos de botella en procesos
Según la hoja de ruta tecnológica revelada por Huawei, su tecnología de plegado lógico y la Ley de Tao logran un salto en la densidad de transistores mediante la compresión sistemática del retraso en la propagación de señales. Si el rendimiento de este proceso alcanza un punto crítico de comercialización en los próximos cinco años, podría acortar el ciclo de persecución de la industria de semiconductores de China en procesos avanzados. Si los beneficios de costos de la miniaturización geométrica de la Ley de Moore tradicional desaparecen por completo antes del nodo de 1.4 nanómetros, la ventaja de liderazgo de TSMC, que planea producir en masa a 1.4 nanómetros en 2028, enfrentará un desafío asimétrico. Los operadores del mercado han comenzado a reevaluar la prima de suministro global de chips de IA de alta gama, especialmente para llenar el vacío en el mercado chino tras las restricciones a Nvidia.
Cambios marginales en el proceso de localización de la cadena de suministro
Según los datos de alta frecuencia y la evolución de las políticas, Huawei ha diseñado y producido en masa 381 chips basados en esta ley en los últimos seis años. Esto indica que su solución de sustitución local en los campos de teléfonos inteligentes y computación de inteligencia artificial ha evolucionado de un avance puntual a una evolución sistemática. Debido a las restricciones de exportación de múltiples países a largo plazo que afectan la cadena de suministro, el apoyo financiero y la inclinación de compras de Beijing hacia la autosuficiencia en semiconductores se mantendrán en niveles altos. Si socios de fundición como SMIC logran optimizar las líneas de producción con esta arquitectura en los próximos años, la estructura de ingresos marginales del sector de equipos de semiconductores globales experimentará una reestructuración de activos, y el poder de fijación de precios de los gigantes tradicionales de fundición de obleas podría verse gradualmente presionado.
