- He Tingbo, chefe de negócios de semicondutores da Huawei Technologies Co., Ltd., declarou na Conferência Internacional de Circuitos e Sistemas IEEE 2026, realizada em Xangai, que planeja produzir chips de alta tecnologia com densidade de transistores equivalente a um processo de 1,4 nanômetros até 2031, utilizando a nova Lei de Tao e a tecnologia de dobra lógica.
- Este novo caminho tecnológico tenta substituir a miniaturização geométrica tradicional pela miniaturização temporal, rompendo os limites econômicos e físicos tradicionais da miniaturização de processos avançados na ausência de equipamentos de litografia ultravioleta extrema da ASML.
- O mercado global de chips reagiu sensivelmente a esta notícia, com os investidores atentos para ver se a atual vantagem tecnológica de cerca de 5 anos da TSMC será marginalmente reduzida pelo surgimento de caminhos tecnológicos não tradicionais.
Reação do Mercado em Tempo Real e Caminho Tecnológico
Após o anúncio, as avaliações das ações de semicondutores nos EUA e na Ásia-Pacífico apresentaram flutuações marginais. A Huawei anunciou que implementará com sucesso a tecnologia de dobra lógica em seu novo chip Kirin, a ser lançado no outono de 2026, expandindo o design de camada única para dupla, aumentando assim a densidade de transistores e outros indicadores. Isso gerou uma reavaliação da certeza de longo prazo da cadeia de suprimentos tradicional de semicondutores. Se o caminho de miniaturização temporal proposto pela Huawei puder ser comercialmente validado na produção em massa, isso significará que os concorrentes no mercado de processos avançados não estarão mais restritos a países e fabricantes de equipamentos específicos. Os planos de despesas de capital de longo prazo dos fabricantes de semicondutores e de equipamentos de fabricação de semicondutores podem enfrentar pressão de revisão.
Despesas de Capital e Superação de Gargalos de Processo
De acordo com o roteiro tecnológico divulgado pela Huawei, sua tecnologia de dobra lógica e a Lei de Tao realizam um salto na densidade de transistores através da compressão sistemática do atraso de propagação de sinal. Se o rendimento deste processo atingir um ponto crítico de comercialização nos próximos cinco anos, isso poderá encurtar o ciclo de perseguição da indústria de semicondutores da China em processos avançados. Caso os benefícios de custo da miniaturização geométrica da Lei de Moore tradicional desapareçam completamente antes do nó de 1,4 nanômetros, a vantagem de liderança da TSMC, que planeja produzir em massa a 1,4 nanômetros em 2028, enfrentará um desafio assimétrico. Os operadores de mercado começaram a reavaliar o prêmio de fornecimento global de chips de IA de alta tecnologia, especialmente para preencher o vácuo no mercado chinês após as restrições à Nvidia.
Mudanças Marginais no Processo de Localização da Cadeia de Suprimentos
Com base em dados de alta frequência e evolução de políticas, a Huawei projetou e produziu em massa 381 chips nos últimos seis anos com base nesta lei. Isso indica que suas soluções de substituição local nos campos de smartphones e computação de inteligência artificial evoluíram de avanços pontuais para uma evolução sistêmica. Devido às restrições de exportação de longo prazo de vários países, o apoio financeiro e a preferência de compras de Pequim para a auto-suficiência em semicondutores continuarão elevados. Se parceiros de fundição como a SMIC conseguirem otimizar as linhas de produção com esta arquitetura nos próximos anos, a estrutura de receita marginal do setor global de equipamentos de semicondutores passará por uma reestruturação de ativos, e o poder de precificação dos gigantes tradicionais de fundição de wafers poderá ser gradualmente pressionado.
